Workshop Paper

PS-CAS MIPS: Um Simulador de Pipeline do Processador MIPS 32 Bits para Estudo de Arquitetura de Computadores

(PS-CAS MIPS: A MIPS 32-bit Pipeline Processor Simulator for Computer Architecture Studies)

Workshop: Workshop sobre Educação em Arquitetura de Computadores (WEAC) – Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD)
Location: São Paulo, São Paulo, Brazil
Date: 2009

Authors: Ramon Figueiredo Pessoa, Marcelo Matos Vieira, Davidson William Maia Nogueira, Carlos Augusto Paiva da Silva Martins

Institution: Pontifícia Universidade Católica de Minas Gerais (PUC Minas), Belo Horizonte, Minas Gerais, Brazil

🇧🇷 Resumo

Este trabalho apresenta o PS-CAS MIPS, um simulador de pipeline do processador MIPS de 32 bits desenvolvido como ferramenta educacional para o estudo de Arquitetura de Computadores. O simulador permite a visualização e compreensão dos estágios do pipeline (IF, ID, EX, MEM, WB), incluindo a detecção de hazards e stalls, auxiliando estudantes e professores no ensino e aprendizagem de conceitos fundamentais de arquitetura de computadores.

🇨🇦 🇺🇸 Summary

This work presents PS-CAS MIPS, a 32-bit MIPS processor pipeline simulator developed as an educational tool for the study of Computer Architecture. The simulator allows the visualization and understanding of pipeline stages (IF, ID, EX, MEM, WB), including hazard detection and stalls, assisting students and professors in teaching and learning fundamental computer architecture concepts.

Resources

BibTeX

@inproceedings{figueiredo2009pscasmips,
  title={PS-CAS MIPS: Um simulador de pipeline do processador MIPS 32 bits para estudo de Arquitetura de Computadores},
  author={Figueiredo Pessoa, Ramon and Vieira, Marcelo Matos and Nogueira, Davidson William Maia and Martins, Carlos Augusto Paiva da Silva},
  booktitle={Workshop sobre Educa\c{c}\~{a}o em Arquitetura de Computadores (WEAC/SSCAD)},
  year={2009}
}
2009